ASIC-Based Architecture and Algorithms for Bandwidth Efficient and High Order Modulated Digital Receivers (Sharper EDGE)

• Unité de recherche: INNOSUISSE
• Numéro de projet: 11370.1;6 PFNM-NM
• Titre du projet anglais: ASIC-Based Architecture and Algorithms for Bandwidth Efficient and High Order Modulated Digital Receivers (Sharper EDGE)

Description succincte (Allemand)

ASIC-Based Architecture and Algorithms for Bandwidth Efficient and High Order Modulated Digital Receivers (Sharper EDGE)

Description succincte (Anglais)

ASIC-Based Architecture and Algorithms for Bandwidth Efficient and High Order Modulated Digital Receivers (Sharper EDGE)

Résumé des résultats (Abstract) (Allemand)

Der kürzlich eingeführte Evolved EDGE-Standard steigert die Datanrate in Mobilfunksystemen der 2. Generation durch höhere spektrale Effizienz um das Fünffache und bietet somit eine gute Alternative zu Systemen der 3. Generation, welche immer noch unter einer unzureichenden Netzabdeckung leiden. Ziel dieses Projektes ist die Entwicklung eines Terminal-Transceivers, welcher neben den bereits verbreiteten GSM und EDGE-Standards auch Evolved EDGE unterstützt und sich dennoch durch einen extrem niedrigen Stromverbrauch auszeichnet. Die Basis für das Projekt bildet das RF-Frontend des Industriepartners, welches unter anderem mit der nötigen Basisband- Signalverarbeitung erweitert wird. Die Herausforderung liegt dabei neben der allgemeinen Komplexität des Systems vor allem in der Entwicklung leistungsfähiger Algorithmen und in deren effizienter Implementierung. Darüber hinaus müssen einige Komponenten des analogen Frontends weiter entwickelt werden um die bestmögliche Performance zu garantieren und den Stromverbrauch weiter zu senken.