ASIC-Based Architecture and Algorithms for Bandwidth Efficient and High Order Modulated Digital Receivers (Sharper EDGE)

Forschungsstelle

INNOSUISSE

Projektnummer

11370.1;6 PFNM-NM

Projekttitel

ASIC-Based Architecture and Algorithms for Bandwidth Efficient and High Order Modulated Digital Receivers (Sharper EDGE)

Projekttitel Englisch

ASIC-Based Architecture and Algorithms for Bandwidth Efficient and High Order Modulated Digital Receivers (Sharper EDGE)

Beteiligte
Bundesstelle/ Verwaltungseinheit	Innosuisse Schweizerische Agentur für Innovationsförderung Einsteinstrasse 2 CH-3003 Bern +41 58 461 61 61 (Zentrale) info@innosuisse.ch www.innosuisse.ch/

Kontaktperson

Prof. Dr.
Qiuting Huang
ETH Zürich
Gloriastrasse 35
CH-8092 Zürich
044 632 66 37
huang@iis.ee.ethz.ch

Beteiligte