Evaluation of hardware acceleration algorithms for digital signatures

• Unité de recherche: INNOSUISSE
• Numéro de projet: 17832.1 PFES-ES
• Titre du projet anglais: Evaluation of hardware acceleration algorithms for digital signatures

Description succincte (Allemand)

Evaluation of hardware acceleration algorithms for digital signatures

Description succincte (Anglais)

Evaluation of hardware acceleration algorithms for digital signatures

Résumé des résultats (Abstract) (Allemand)

Zur sicheren Übermittlung müssen digitale Daten mit als sicher erachteten Verfahren verschlüsselt und authentisiert werden. Bei deren Umsetzung in Hard- und Software ist zu beachten, dass einem Angreifer keine Information über Schlüssel oder Klartext preisgegeben wird. In diesem Projekt sollen starke kryptografische Verfahren untersucht und in FPGAs umgesetzt werden. Neben diversen Angriffsszenarien werden Durchsatz, Skalierbarkeit und Platzbedarf auf dem FPGA berücksichtigt.

Résumé des résultats (Abstract) (Anglais)