Evaluation of hardware acceleration algorithms for digital signatures

• Research unit: INNOSUISSE
• Project number: 17832.1 PFES-ES

Short description (German)

Evaluation of hardware acceleration algorithms for digital signatures

Short description (English)

Evaluation of hardware acceleration algorithms for digital signatures

Abstract (German)

Zur sicheren Übermittlung müssen digitale Daten mit als sicher erachteten Verfahren verschlüsselt und authentisiert werden. Bei deren Umsetzung in Hard- und Software ist zu beachten, dass einem Angreifer keine Information über Schlüssel oder Klartext preisgegeben wird. In diesem Projekt sollen starke kryptografische Verfahren untersucht und in FPGAs umgesetzt werden. Neben diversen Angriffsszenarien werden Durchsatz, Skalierbarkeit und Platzbedarf auf dem FPGA berücksichtigt.

Abstract (English)