ServicenavigationHauptnavigationTrailKarteikarten

Forschungsstelle
INNOSUISSE
Projektnummer
17832.1 PFES-ES
Projekttitel
Evaluation of hardware acceleration algorithms for digital signatures
Projekttitel Englisch
Evaluation of hardware acceleration algorithms for digital signatures

Texte zu diesem Projekt
 DeutschFranzösischItalienischEnglisch
Kurzbeschreibung
Anzeigen
-
-
Anzeigen
Abstract
Anzeigen
-
-
Anzeigen

Erfasste Texte


KategorieText
Kurzbeschreibung
(Deutsch)
Evaluation of hardware acceleration algorithms for digital signatures
Kurzbeschreibung
(Englisch)
Evaluation of hardware acceleration algorithms for digital signatures
Abstract
(Deutsch)
Zur sicheren Übermittlung müssen digitale Daten mit als sicher erachteten Verfahren verschlüsselt und authentisiert werden. Bei deren Umsetzung in Hard- und Software ist zu beachten, dass einem Angreifer keine Information über Schlüssel oder Klartext preisgegeben wird. In diesem Projekt sollen starke kryptografische Verfahren untersucht und in FPGAs umgesetzt werden. Neben diversen Angriffsszenarien werden Durchsatz, Skalierbarkeit und Platzbedarf auf dem FPGA berücksichtigt.
Abstract
(Englisch)