Titel
Accueil
Navigation principale
Contenu
Recherche
Aide
Fonte
Standard
Gras
Identifiant
Interrompre la session?
Une session sous le nom de
InternetUser
est en cours.
Souhaitez-vous vraiment vous déconnecter?
Interrompre la session?
Une session sous le nom de
InternetUser
est en cours.
Souhaitez-vous vraiment vous déconnecter?
Accueil
Plus de données
Partenaires
Aide
Mentions légales
D
F
E
La recherche est en cours.
Interrompre la recherche
Recherche de projets
Projet actuel
Projets récents
Graphiques
Identifiant
Titel
Titel
Unité de recherche
INNOSUISSE
Numéro de projet
7995.1;5 NMPP-NM
Titre du projet
High Speed Communication Receiver in CMOS for 40 Gb/s Serial Optical Link (HIGHSCORE)
Titre du projet anglais
High Speed Communication Receiver in CMOS for 40 Gb/s Serial Optical Link (HIGHSCORE)
Données de base
Textes
Participants
Projets afférents
Titel
Textes relatifs à ce projet
Allemand
Français
Italien
Anglais
Description succincte
-
-
Résumé des résultats (Abstract)
-
-
Textes saisis
Catégorie
Texte
Description succincte
(Allemand)
High Speed Communication Receiver in CMOS for 40 Gb/s Serial Optical Link (HIGHSCORE)
Description succincte
(Anglais)
High Speed Communication Receiver in CMOS for 40 Gb/s Serial Optical Link (HIGHSCORE)
Résumé des résultats (Abstract)
(Allemand)
The focus of the project is the development of a demonstrator of a receiver with an optical 40 Gb/s input (InP-pin pho-todiode and CMOS preamplifier) and 4x10 Gb/s demultiplexed electrical outputs. The electronic system will operate at sub-rate (i.e. internal clock frequencies will be 20 GHz or less) and must not comprise external components (except a quartz reference). Because a parallel deployment of the resulting system on a single chip for parallel data transmission is projected, all components of the clock-data-recovery loop must be fully digital and will therefore be implemented in CMOS technology. The final goal will be to start a product integration of an optical/electrical conversion module hav-ing a 40Gb/s optical input and 4x10Gb/s electrical outputs.
Résumé des résultats (Abstract)
(Anglais)
The focus of the project is the development of a demonstrator of a receiver with an optical 40 Gb/s input (InP-pin pho-todiode and CMOS preamplifier) and 4x10 Gb/s demultiplexed electrical outputs. The electronic system will operate at sub-rate (i.e. internal clock frequencies will be 20 GHz or less) and must not comprise external components (except a quartz reference). Because a parallel deployment of the resulting system on a single chip for parallel data transmission is projected, all components of the clock-data-recovery loop must be fully digital and will therefore be implemented in CMOS technology. The final goal will be to start a product integration of an optical/electrical conversion module hav-ing a 40Gb/s optical input and 4x10Gb/s electrical outputs.
SEFRI
- Einsteinstrasse 2 - 3003 Berne -
Mentions légales