Processeur VLIW à architecture sérielle

Unité de recherche

INNOSUISSE

Numéro de projet

5311.1;6 KTS-ES

Titre du projet

Processeur VLIW à architecture sérielle

Etat du projet	Terminé

Date de début	01.07.2001
Date de fin	29.04.2005

Coûts totaux approuvés	105'000.00 CHF
Domaine	5 CTI
Catégorie de projet	Projet
Type de recherche	Recherche appliquée et développement
Code NABS	Production et technologie industrielles

Disciplines/domaines	100 % T180 Télécommunications

Dernière modification du projet 27.11.2014