ASIC-Based Architecture and Algorithms for Bandwidth Efficient and High Order Modulated Digital Receivers (Sharper EDGE)

Unité de recherche

INNOSUISSE

Numéro de projet

11370.1;6 PFNM-NM

Titre du projet

ASIC-Based Architecture and Algorithms for Bandwidth Efficient and High Order Modulated Digital Receivers (Sharper EDGE)

Titre du projet anglais

ASIC-Based Architecture and Algorithms for Bandwidth Efficient and High Order Modulated Digital Receivers (Sharper EDGE)

Participants
Office fédéral/ Unité administrative	Innosuisse Agence suisse pour l'encouragement de l'innovation Einsteinstrasse 2 CH-3003 Bern +41 58 461 61 61 (Central) info@innosuisse.ch www.innosuisse.ch/

Personne à contacter

Prof. Dr.
Qiuting Huang
ETH Zürich
Gloriastrasse 35
CH-8092 Zürich
044 632 66 37
huang@iis.ee.ethz.ch

Participants